記事 ID: 000086167 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/08/30

FPGAの設定中または AES 復号化の実行中に HPS がリセットされた場合、Arria 10 SX デバイスが起動に失敗するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

HPS が CSS ブロックを制御 (コンフィグレーション、PR、または AES 復号化を実行) し、コントロールを放棄する前にコールドまたはウォームリセットを受信すると、Arria® 10 SX デバイスがハングすることがあります。 この状況では、HPS はリセット後も CSS ブロックの制御を保持しますが、JTAG がFPGAの設定を試みている場合や、再構成のために nCONFIG がアサーティングされている場合など、要求された機能を実行するには別のソースが CSS ブロックを制御する必要があるためです。セキュアブートを使用している場合、HPS Boot ROM コードが CSS の制御を自動的に放棄するため、この問題の影響を受けません。

解決方法

このような場合は、HPS の電源オンリセット (POR)、コールドリセットまたはウォームリセットを実行することで通常の動作を再開できます。これにより HPS は CSS の制御を放棄し、FPGAに制御を戻します。   セキュアブートを使用していない場合は、ブート ROM ステージの後に実行するソフトウェアがリセット後に HPS コントロールを放棄し、FPGAが CSS ブロックの所有権を取得できるようにすることで、この問題を回避できます。 HPS が無期限にコールドリセットまたはウォームリセットを行わないことが重要です。そうしないと、CSS にアクセスしてコンフィグレーションソースをFPGAすることはできません。

この情報は、Arria 10 テクニカル・リファレンス・マニュアルの今後のリリースに含まれる予定です。

 

関連製品

本記事の適用対象: 2 製品

インテル® Arria® 10 SX SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。