記事 ID: 000086162 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/08/05

SDC ファイルの読み取り時に、インテル® Quartus® Prime ソフトウェア・フィッターが IP で生成されたクロックを見つけられないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    フィッター状態では、インテル® FPGA IPでクロックが生成されている場合でも、「警告 (332174): *.sdc(<line ナンバー>: <clock>はクロックと一致しない」などの警告が表示される場合があります。

    これは、プロジェクト内のすべてのファイルが .qsf に記載されている順序で処理されるためです。

    クロックを生成する IP ファイルの前に .sdc ファイルがリストされている場合、制約は失敗します。

    解決方法

    この問題を回避するには、Quartus 設定ファイル (.qsf) 内のファイルを並べ替え、IP ファイルの後に .sdc ファイルがリストされるようにします。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。