記事 ID: 000086132 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/11/20

600 Mbps 未満のデータレートで HDMI 2.0 デザインが機能しない

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    HDMI バージョン 2.0 用の Stratix V デザインを実行すると(/アルテラ/altera_hdmi/hw_demo/sv_hdmi2)、デザインは機能しません 600 メガビット / 秒 (Mbps) 未満のデータレートで実行する解像度の場合。これ この問題は、デザインのmr_rx_oversampleブロックのバグが原因で発生します。 オーバーサンプリングを必要とする解像度をロックする HDMI RX コア。この問題は は、Stratix V デバイスの HDMI 2.0 デザインに影響を与えます。

    解決方法

    この問題の回避策はありません。

    この問題は、HDMI IP コアのバージョン 15.0 Update 2 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。