記事 ID: 000086118 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Stratix® II GX トランシーバー・アナログ・コントロールを動的に再構成すると、トランシーバーで予期しない動作が生じるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ダイナミック・リコンフィグレーション・コントローラーが、PMA 制御 (VOD、プリエンファシス、イコライゼーションまたは DC 利得) の変更または読み取りなど、読み取り / 書き込みを初めて開始する際、トランシーバー・チャネルは、スタティック・トランシーバー設定を含むレジスターからダイナミック・リコンフィグレーション・コントローラーによって書き込まれたレジスターに永続的に切り替わります。この非同期切り替えにより、トランシーバー・ステータス信号にビットエラーや移行が生じる場合があります。

この実験では、ダイナミック・リコンフィグレーション・コントローラーが PMA コントロール・リコンフィグレーションを初めて実行する際に、送信データの 2 ~5 サイクルの並列サイクルが破損する現象を観察しました。これにより、送信されたシリアルデータに少しのエラーが発生しました。また、約 5 回の受信側並列クロックサイクルで、rx_freqlockedなどのレシーバー・ステータス信号の移行が期待できます。

この問題を回避するには、システム起動 / 初期化中にダイナミック・リコンフィグレーション・コントローラーの読み取り / 書き込み操作を実行し、上記のレジスター切り替えが通常のシステム操作の前に実行されるようにします。

関連製品

本記事の適用対象: 1 製品

Stratix® II GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。