記事 ID: 000086111 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/13

pci Express ポートリストのStratix V ハード IP にmgmt_clkが見つからないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    mgmt_clk信号は PCI Express* のStratix® V ハード IP への入力は必要ありません® リコンフィグレーション・コントローラーに接続するだけで、ハード IP を使用できます。

    mgmt_clkは、PCI Express 向け PHY IP コアに接続するreconfig_toxcvr・インターフェイス内に組み込まれているので、インターフェイスは同期のままです。これにより、リコンフィグレーション・コントローラーと PHY IP 間のインターコネクトの使用が容易になりました。

    関連製品

    本記事の適用対象: 2 製品

    Stratix® V FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。