記事 ID: 000086103 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/07/16

waitrequest 信号 Nios® IIが有効になっている汎用トライステート・コントローラー IP にアクセスする際、プロセッサー・システムのロックアップが発生する原因は何ですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Nios® II プロセッサー
    汎用トライステート・コントローラー・インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

waitrequest 信号が有効になっている汎用トライステート・コントローラー IP にアクセスするときに、プロセッサー・システムのロックがNios® IIする理由を次に示します。

  1. waitrequest 信号が有効の場合、読み取り待機時間 / 書き込み待機時間 / セットアップ時間 / データ保持時間を 0 に設定する必要があります。待機、セットアップ、およびホールド時間で、waitrequest 信号をゼロ以外の値で有効化することは、不正なパラメーター化です。
  2. ただし、システムの制限のため、プラットフォーム・デザイナーはこの不正な設定を検証せず、ユーザーに警告を出すエラーをプロンプトで表示します。
  3. 不正な設定のため、コントローラーの内部コンポーネントが正しくパラメータ化されていないため、IP は読み取り/書き込み要求信号をゲートします。waitrequest 信号が高い場合、IP はピン共有側にのみ要求をアサートします。

 

解決方法

このエラーを回避するには、汎用トライステート・コントローラー IP GUI で、シグナル・セレクション・タブで waitrequest 信号が有効になっている場合に、シグナル・タイミング・タブの読み取り待機時間 / 書き込み待機時間 / セットアップ時間 / データ・ホールド時間0 に設定されていることを確認します。

.

また、上記の設定が満たされない場合は、アイドル状態/ トランザクションがない間に waitrequest を高く保つことでシステムのロックアップを回避することもできます。アイドルサイクル中の高 waitrequest により、要求をピン共有子にアサートし、通常のオペレーションを継続できます。ただし、上記の回避策に従えない限り、この手順は推奨されません。

 

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。