記事 ID: 000086091 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2018/12/13

Quartus® Prime 開発ソフトウェアでタイミング分析用の仮想ピンを制約する方法

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime ソフトウェアでは、仮想ピンにはクロックが関連付けられていないため、タイミング・アナライザーは仮想ピンに 0ns のクロック挿入遅延を使用します。この結果、ソースとデスティネーションのクロックパス間に大きなクロックスキューが生じます。

解決方法

このタイミング違反を回避するには、次の 2 つのオプションのいずれかを実行します。

  • 仮想ピンの周囲にレジスター・ラッパー・デザインを作成し、関連するクロックを持つようにします。
  • Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 17.1 以降では、以下の制約を使用できます。

入力ポートとしての Virutal ピン: set_input_delay -clock <クロックポート> -add_delay <delay> <仮想入力ピン> -reference_pin <入力ポートにフィードするレジスターのクロックピン>

出力ポートとしての Virutal ピン: set_output_delay -clock <クロックポート > -add_delay <delay> <仮想出力ピン> -reference_pin <出力ポートにフィードするレジスターのクロックピン>

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。