詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの問題により、フィッターステージでこのエラーが表示される可能性があります。このエラーは、仮想ピンの割り当てが 、インテル® Stratix® 10 MX デバイス内の高帯域幅メモリー (HBM2) インターフェイス・インテル® FPGA IPのpll_ref_clkピンに設定されている場合に発生します。
pll_ref_clkピンは専用ピンに接続する必要があり、このピンには仮想ピンの割り当てを使用できません。
解決方法
この問題を回避するには、HBM2 インターフェイス ・インテル FPGA IPのpll_ref_clk ・ピンから仮想ピン・アサインメントを削除し、デセシングされた pll_ref_clk ピンに接続します。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 19.3 以降で修正されました。