記事 ID: 000086067 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/04/13

チッププランナーでエンジニアリング変更指示 (ECO) 編集モードがグレー表示されているのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime ソフトウェア・バージョン 16.1 アップデート 2 以前では、チッププランナーに ECO 編集モードがグレー表示されている場合があります。これは、インテル® Arria® 10 および インテル® Stratix® 10 デバイスでは ECO がサポートされていないために発生します。

 

 

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 19.3 以降で修正されています。

関連製品

本記事の適用対象: 2 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。