記事 ID: 000086048 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/12/20

Quartus® II ソフトウェア・バージョン 11.0 以降、FFT コアの出力ビット幅が縮小されたのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    可変ストリーミング固定小数点 FFT の場合、Quartus® II ソフトウェア・バージョン 11.0 以降でビット増加アルゴリズムが変更されます。   新しいアルゴリズムでは、全体的なビット増加は Log2 (N) 1 (N は FFT の長さ) 以下になります。   この新しいアルゴリズムでは、周波数領域で使用されていない 2 つの MSB を削除することで、出力ビット幅を縮小できます。

     

    例として、データ精度幅が 18 ビットの 1024 ポイント FFT を使用します。

     

    バージョン 10.1

    出力ビット幅 = データ精度幅 2.5 × (log4(MAX(N)) = 31 ビット

     

    バージョン 11.0 以降

    出力ビット幅 = データ精度幅 log2(N) 1 = 29 ビット

     

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。