記事 ID: 000086038 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2006/02/13

Quartus® II ソフトウェア・バージョン 2.0 のStratixデバイスで利用可能なすべてのクロッキング・リソースを使用するにはどうすればよいですか?

環境

  • 動作周波数
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Stratix デバイスは 24 個のクロックピンを備えています。16 個の専用クロックピンにより、グローバルまたは地域のクロック・ネットワークを駆動し、8 個の高速な地域クロック・ネットワークを動作可能 FCLK 高速な地域クロック・ネットワークを推進できるピンです。

    ピンを介してすべてのクロックリソースにアクセスすることはできません。そのため、デバイス内のすべてのクロック・ネットワークを使用するには、フェーズロック・ループ (PLL) 出力およびグローバルリソースにルーティングされる内部ロジックとともに専用ピンを使用する必要があります。表 1 に、グローバル・クロック入力を示します。

    表 1。Stratixクロック入力
    時計入力
    16 個の専用グローバル・クロック
    • 専用クロックピン
    • 内部ロジック
    • PLL 出力
    16 の地域クロック
    • 専用クロックピン
    • PLL 出力
    8 つの高速な地域クロック
    • 高速な地域クロックピン

    インテル® Quartus® II ソフトウェアのアサインメント・ストゥリプションを使用して、HDL プリミティブがないため、地域的かつ迅速な地域的なクロック割り当てを行います。GLOBAL プリミティブを使用して、専用のグローバル・クロック・アサインメントを作成します (Quartus® II ソフトウェアのアサインメント・スリチュアルも使用できます)。GLOBAL プリミティブの詳細については、Quartus® II オンラインのヘルプ を参照してください。Stratix デバイス のグローバル配線構造の詳細については、「Stratix デバイス ハンドブック」の「Stratix デバイス ファミリーのデータシート」を参照してください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。