詳細
Quartus® II ソフトウェアのバージョン 11.1 SP2 以前の問題により、 write_sdc この create_generated_clock コマンドは、このオプションを使用する制約に対して不正な Synopsys Design Constraints (SDC) 構文を生成する可能性があります -edges 。特に、 write_sdc このコマンドは引数の周辺に余分な剿禇を伴う SDC 構文を生成 -edges し、追加のオプションを挿入することができます -edge_shift 。
例えば、この制約がデザインに適用された場合:
create_generated_clock -name CLK2 -source [get_pins {inst10|clk}] -edges {31 33 63}
[get_pins {inst10|regout}]write_sdcコマンドは、代わりに次の制約を書き出す場合があります。
create_generated_clock -name {CLK2} -source [get_pins {inst10|clk}]
-edges { { 31 33 63 } } -edge_shift {} -master_clock {CLK1}
[get_pins {inst10|regout}]
解決方法
この問題を回避するには、コマンドで作成された SDC ファイルを手動で編集し write_sdc 、引数の周辺にある余分なスタップを -edges 削除し、 -edge_shift オプションとその引数を削除します。
この問題は、Quartus® II ソフトウェア・バージョン 12.0 から修正されています。