記事 ID: 000086010 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/03/23

MARVELL PHY を搭載した インテル FPGA Development Kits で実行すると、Nios® II シンプル・ソケット・サーバー (RGMII) デザイン例のイーサネット・リンクがダウンするのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア
    インテル® Nios® II エンベデッド・デザイン・スイート (EDS)
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Nios® II ソフトウェア・ビルド・ツールの問題により、Nios® II シンプル・ソケット・サーバー (RMII) テンプレートのデフォルト設定は MARVELL PHY を対象としていません。これにより、PHY 設定が正しくなくなり、イーサネット リンクがダウンしました。

この問題はNios® II Quartus® Prime プロおよびスタンダードのバージョン 17.1 以降の SBT で発生します。

解決方法

この問題を回避するには、ユーザーはテンプレート内の以下のパラメーターを変更して、 MARVELL PHY RGMII 構成を有効にする必要があります。

プロジェクト ディレクトリを参照します: ../software//tse_my_system.c

ステップ1.次の定義コメントを外します

/* Marvell phy を使用していて、rgmii モードが必要な場合は、この定義のコメントを外してください */

#define SET_MARVELL_RGMII_MODE RGMII を有効にするには、この定義のコメントを解除する

#ifdef SET_MARVELL_RGMII_MODE

#define ADDITIONAL_PHY_CFG marvell_cfg_rgmii

#else

#define ADDITIONAL_PHY_CFG 0

#endif

ステップ2.定義 "ifdef 記述子メモリベース"を見つけて、関数 TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFOからのfirst引数が "TSE_0_TSE"ではなく "ETH_TSE"として宣言されていることを確認します

次のコード部分に示すように:

#ifdef DESCRIPTOR_MEMORY_BASE

alt_tse_system_info tse_mac_device[MAXNETS] = {

TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFO(ETH_TSE, 0, TSE_0_DMA_TX, TSE_0_DMA_RX, TSE_PHY_AUTO_ADDRESS, ADDITIONAL_PHY_CFG, DESCRIPTOR_MEMORY)

};

関連製品

本記事の適用対象: 12 製品

Arria® V FPGA & SoC FPGA
MAX® V CPLD
Cyclone® V FPGA & SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA
MAX® II CPLD
Arria® II FPGA
Stratix® V FPGA
インテル® Cyclone® 10 FPGA
インテル® Stratix® 10 FPGA & SoC FPGA
Stratix® IV FPGA
Cyclone® IV FPGA
インテル® MAX® 10 FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。