記事 ID: 000086008 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/07/22

Cyclone® V SOC HPS の EMAC0 が EMAC1 のようなパケットをカウントしないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・ライト・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Cyclone® V SoC HPS の問題により、EMAC0 は EMAC1 のように着信パケットを常にカウントしません。一部のパケットはカウント中に失われる可能性があります。ただし、それらはシステムによって受信されました。

    解決方法

    Cyclone® V SoC HPS EMAC0 でこの問題を回避するには、以下の手順に従う必要があります。

    1-RxFIFOをストアアンドフォワードモードで操作します。

    2-Operation_Modeレジスタ:アドレスにあります:

    0xFF701018 (EMAC0 の場合)

    0xFF703018 (EMAC1 向け)

    ビット 25 ("rsf" ビット) を 0x1 に設定

    関連製品

    本記事の適用対象: 3 製品

    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。