記事 ID: 000085987 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/13

ユーザーモードの間に、Stratix シリーズおよびCyclone シリーズデバイスで PLL への入力クロックを削除した場合、PLL 出力クロックの動作について

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® シリーズ、Cyclone® シリーズ、または GX デバイスで PLL への入力クロック Arria®を取り外すと、VCO は未指定のフロア周波数にドリフトします。PLL 出力クロックは、未指定の VCO フロア周波数を PLL クロック出力の出力カウンターで割った値と等しくなります。

VCO のフロア周波数は、プロセスのばらつきによりデバイスごとに異なる場合があります。

関連製品

本記事の適用対象: 9 製品

Cyclone® III FPGA
Cyclone® II FPGA
Stratix® FPGAs
Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
インテル® Cyclone® FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。