記事 ID: 000085935 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/02/04

エラー (12002): ポート "din" がマクロ関数 "ior" に存在しません ファイル:

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • 40G 100G イーサネット・インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    40 および 100Gbps イーサネット MAC および PHY MegaCore® 機能のデザイン例をコンパイルすると、以下のエラーメッセージが報告されることがあります。

    エラー (12002): ポート "din" がマクロ関数 "ior" に存在しません ファイル: [path]/alt_e100_top_sv.v 行: 164

    これは、Avalon®-ST インターフェイスで IP を生成したが、カスタム・ストリーミング・インターフェイスでデザイン例をコンパイルしたためです。

    解決方法

    IP バリエーションに適したデザイン例をコンパイルします。

    Avalon-ST インターフェイスで IP を生成した場合でも、MegaCore 機能は、カスタム・ストリーミング・インターフェイスのバージョンを含むすべてのバリエーションのサンプルデザインを生成します。

    Stratix® V デバイス向けの Avalon-ST インターフェイスを使用した適切なデザイン例は、次の場所にあります。

    <project_dir>_example/example_design/alt_e*_avalon_top_sv

    Stratix IV デバイス向けの Avalon-ST インターフェイスを使用した適切なデザイン例は、次の場所にあります。

    <project_dir>_example/example_design/alt_e*_avalon_top_siv

    関連製品

    本記事の適用対象: 5 製品

    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Arria® V GZ FPGA
    Stratix® IV GT FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。