記事 ID: 000085929 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

補償なしモードでStratix高速 PLL を使用する際に既知の問題がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 インテル® Quartus® II バージョン 4.0 以前で補償なしモードで Fast PLL を使用した場合、コンパイラーは誤って出力クロックを PLL から位相シフトしてクロック・ネットワーク遅延を補償します。このモードでは遅延補償が行われるはずがないため、これは不正な動作です。この問題は、Quartus® II v4.0 SP1 で修正されています。他のStratix・ファミリーのデバイスに移行する際に、tSU / tCO ナンバーの一貫性を確保するには、4.0 SP1 を使用してください。Quartus® II 4.0 SP1 にアップグレードした後も同じタイミング関係を維持したい場合は、PLL の位相シフト機能を使用してクロックエッジを元の位置に戻します。また、4.0 以前のバージョンの SP1 で 4.0 SP1 tSU/tCO 時間を取得するために、この同じ手法を使用することもできます。

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。