インテル® Arria® 10 FPGA・メモリー・コントローラーインテル® FPGA IP MMR インターフェイスが有効になっている場合、読み取りコマンドが出されていない場合でも、mmr_readdatavalid 信号アサートが時々発生する場合があります。
mmr_readdatavalidアサーションは、メモリー・コントローラーの内部読み取りコマンドから発生し、Avalon®のホスト・インターフェイスが間違った読み取りデータをキャプチャーする可能性があります。
Avalon・ホスト・インターフェイスは、以下の要件 に 基づくmmr_readdatavalidのみを受け入れる必要があります。
-
mmr_readdatavalidは 、読み取り要求を MMR レジスター ecc1、ecc2、ecc3、ecc4 に発行した後、1 サイクル返します。
-
mmr_readdatavalidは 、読み取り要求を ecc1、ecc2、ecc3、ecc4 以外の他のすべての MMR レジスターに発行した後、3 サイクルを返します。
例: Avalon・ホスト・インターフェイスは、読み取り要求 を レジスター ecc1 に送信した後mmr_readdatavalid 1 クロックサイクルしか受け入れてはなりません ( 信号が低mmr_waitrequest )。