記事 ID: 000085915 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/01/01

HPS SDRAM コントローラーのデフォルトのローカルからメモリへのアドレス マッピングは何ですか。

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    HPS SDRAM コントローラーを使用する場合のデフォルトでは、ローカルからメモリーへのアドレスマッピングオプションは CHIP-ROW-BANK-COL です。これは、EMIF ハンドブックの第 4 章 機能の説明 - HPS メモリー・コントローラーで説明されているチップなしのバンク・インターリーブ・オプションです。

    解決方法

    HPS SDRAM コントローラーを使用する場合の デフォルトでは、ローカルからメモリーへのアドレスマッピング オプションは CHIP-ROW-BANK-COL です。

    関連製品

    本記事の適用対象: 4 製品

    Cyclone® V FPGA & SoC FPGA
    Arria® V GX FPGA
    Cyclone® V GX FPGA
    Arria® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。