記事 ID: 000085914 コンテンツタイプ: トラブルシューティング 最終改訂日: 2009/10/13

致命的なエラー: アクセス違反、モジュール: quartus_map.exe、スタックトレース: TIS_PLL_UTIL::get_normal_input_compensation_delay 0x48 (tsm_tis)

環境

  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーは、インテル® Quartus® II ソフトウェア・バージョン 9.0 で発生する可能性があります。プロジェクトで物理合成の最適化が有効で、デザインに不正なリファレンス・クロック接続を持つ PLL が含まれている場合です。

    この問題を回避するには、次の手順に従ってください。

    1. プロジェクトの物理合成の最適化を無効にし、デザインを再コンパイルします。
    2. 分析および合成レポートを調べて、不正なリファレンス・クロック接続を持つ PLL を識別します。
    3. これらの接続エラーを修正し、デザインを再コンパイルします。
    4. 不正な接続を修正した後で、インテル® Quartus® II プロジェクトで物理合成の最適化を再度有効にできます。

    この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。