エラー: SERDES レシーバー・ノード - Quartus® II ソフトウェア・バージョン 12.1 以降の問題により、外部 PLL モードでALTLVDS_RXメガファンクションを使用する際に、Stratix® V デバイスでこのエラーが表示される場合があります。

Quartus® II ソフトウェア・バージョン 12.1 以降の問題により、外部 PLL モードで ALTLVDS_RX メガ機能を使用する場合、Stratix® V デバイスでこのエラーが表示される可能性があります。

エラー: SERDES レシーバー・ノードの「lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|rx_0」が「CLOCK0」ポートに正しく接続されていません。以下にリストされている有効なポートのいずれかに接続されている必要があります。情報: STRATIXV_PLL_LVDS_OUTPUT WYSIWYGInfo の LVDSCLK ポートに接続可能: generic_pll WYSIWYG の OUTCLK ポートに接続可能

この問題を回避するには、RX_INCLOCKとrx_enableポート上の外部 PLL と ALTLVDS インスタンスの間に LVDS バッファーを挿入する必要があります。

外部 PLL と ALTLVDS IP の間に中間 LVDS バッファーを追加する方法については、以下の記事を参照してください。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 12.1 以降で修正されています。