記事 ID: 000085891 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/05/04

Arria 10 デバイスにおける QDR-IV インターフェイスの誤ったタイミングエラー

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    この問題は、Arria 10 デバイスの QDR-IV インターフェイスに影響を与えます。

    以下の I/O タイミングエラーが報告される可能性があります。

    • DK と CK のタイミングが故障する可能性が高いからです。 現在のタイミングモデルでは、DK/CK キャリブレーションが実行されていないと仮定しています。 実際には DK/CK キャリブレーションが実行されます。
    • 現在のタイミングが原因で、書き込みタイミングが失敗する可能性があります。 モデルが正しくありません。

    上記の 2 つのタイミングエラーは間違っており、 無視してください。

    解決方法

    この問題の回避策はありません。

    この問題はバージョン 15.0 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。