記事 ID: 000085890 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

sdc ファイルの board_skew パラメーターを変更しても、DDR、DDR2、DDR3 ハイパフォーマンス・コントローラー、Altmemphy メガファンクションのリード・キャプチャーおよびライト・タイミング・マージンに影響しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

sdc ファイルでボードのスキュー番号を変更しても、リード・キャプチャーとライト・マージンは変更されません。スキュー番号をマージン計算で考慮するには、_report_timing.tcl ファイルのボードスキュー値を変更する必要があります。

Alteraは、マクロ・タイミング・メソドロジーを使用して、リード・キャプチャー、ライト・マージンを計算します。 これらの数値は、_report_timing.tcl ファイルに書き込まれた読み取り / 書き込みキャプチャー方程式で、メモリー・プリセット値、ボード・スキュー値、特性 tcc、tsw 値を置き換えることで計算されます 。 DDR タイミング・マージンを報告するには、インテル® Quartus®® II ソフトウェアはこの TCL ファイルをソースにしています。を参照してください。 AN 438: Stratix IV、Stratix III、Arria II GX、Cyclone III デバイスにおける外部メモリー・インターフェイスのタイミングの制約と分析 (PDF)タイミング解析の詳細については、以下を参照してください。

常に新しいスキュー番号を使用して DDR、DDR2、DDR3 ハイパフォーマンス・コントローラー・コア、Altmemphy Megafunction を再生成して、更新されたスキュー番号でタイミング解析を実行する必要があります。

関連製品

本記事の適用対象: 6 製品

Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Cyclone® III FPGA
Stratix® III FPGA
Arria® II GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。