記事 ID: 000085875 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/07/20

デュアルポート RAM インテル® FPGA IPのシミュレーションで、書き込み中の読み取り動作が正しくないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの問題により、新しいデータが期待される場合、読み取り/書き込み中の操作で古いデータ動作が正しくない可能性があります。

    この問題は、インテル® Stratix® 10 デバイスおよびインテル Agilexデバイスの場合、以下の構成を備えたデュアルポート RAM インテル® FPGA IP®のシミュレーション動作にのみ影響します。

    • RAM ブロックタイプは MLAB
    • 読み取りアドレスの登録が解除される
    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.3 以降で修正されています。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 FPGA & SoC FPGA
    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。