記事 ID: 000085867 コンテンツタイプ: エラーメッセージ 最終改訂日: 2017/07/18

エラー: (vsim-3033) ./../submodules/_modular_adc_0.v(26): 「_modular_adc_0_control_internal」のインスタンス化に失敗しました。デザインユニットが見つかりませんでした。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • モジュラー ADC コア・インテル® FPGA
  • モジュラー・デュアル ADC コア・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® MAX® 10 FPGA モジュラー ADC インテル® FPGA IP VHDL シミュレーション・セットアップに問題があるため、不正なモデルが生成されます。

    このエラーメッセージは、VHDL シミュレーションの開始時に発行されます。自動生成される VHDL シミュレーション・モデルで誤ったモジュール名が使用されているために発生します。

    解決方法

    この問題を回避するには、Verilog HDL シミュレーション・モデルを使用します。

    VHDL シミュレーションは、インテル MAX 10 FPGAモジュラー ADC インテル FPGA IPではサポートされていません。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。