記事 ID: 000085866 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/09/18

Stratix® 10 FPGAのプラットフォーム・デザイナー世代で、「同期クリアオプションまたはクロック・イネーブル・オプションのいずれかを同時に選択できます」というエラーが表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • シフトレジスター (RAM ベース) インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 17.1 および Stratix® 10 デバイスの問題により、プラットフォーム・デザイナー世代で上記のシフトレジスター (RAM ベース) IP パラメーター・エディター のエラーメッセージが表示される場合があります。これは、同期クリア ポートとクロック イネーブル ポートの両方を一緒にインスタンス化しようとするたびに発生します。

    解決方法

    この問題を回避するには、同期クリア ポートまたはクロック イネーブル ポートを無効にします。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。