記事 ID: 000085865 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/02/13

UniPHY 外部メモリー・インターフェイス IP でサポートされている最小メモリークロック周波数は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

最小周波数は、関連する JEDEC® 規格によって、または外部メモリー・インターフェイス IP の実装に使用されるFPGAデバイスのコンポーネント機能によって定義されます。

UniPHY IP PHY 設定タブ -> メモリークロック周波数に低すぎる周波数の値が入力されると、赤で表示されます。次のエラーメッセージは、サポートされている最も低い周波数を示す IP メッセージウィンドウに表示されます。

エラー:指定されたメモリークロック周波数が DDR 仕様で定義された最小周波数未満です。300 MHz 以上の周波数を選択してください。

任意のデバイスおよびメモリー・プロトコル構成でサポートされている最大周波数の推定値を取得するには、 外部メモリー・インターフェイス・スペック・エスティメーター・ツールを使用します。

関連製品

本記事の適用対象: 21 製品

Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Stratix® IV E FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。