記事 ID: 000085863 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/12/05

比較的少ない IO バンク数のFPGA デバイスでAltera外部メモリー・インターフェイス IP を使用する際に、どうして適合しないのでしょうか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    UniPHY IP を備えた DDR3、DDR2、LPDDR2、QDRII、または RLDRAM II コントローラーを、比較的低い IO バンク数のFPGAデバイスを使用してコンパイルする場合、フィットしない場合があり、以下の Quartus® II エラーが発生する可能性があります。

    エラー (175020): 地域に対するフラクショナル PLL の不正な制約

    この問題は、FPGAのある側のすべての IO バンクがメモリー・インターフェイスで完全に使用されており、PLL 入力リファレンス・クロックやその他のメモリー・インターフェイス・ピンがメモリー・インターフェイス IO と同じ IO 規格を持っていない場合に発生します。

    解決方法

    PLL 入力リファレンス・クロックおよびその他のメモリー・インターフェイス・ピンを、メモリー・インターフェイス IO と同じ IO 規格に設定します。

    関連製品

    本記事の適用対象: 19 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。