Altera はafi_half_clkを使用しないことを推奨します

この問題は DDR2 および DDR3、LPDDR2、QDR II、RLDRAM に影響します。 II 製品。

Time 2018 で次の警告メッセージが表示される場合があります。 Report DDR コマンドを実行した後のタイミング・アナライザー。

DDR2、DDR3、LPDDR2、QDR II を搭載したArria V デバイスでは、 RLDRAM II インターフェイス:

Timing analysis was performed on core <corename> using Quartus II v12.0 with a preliminary timing model and constraints. You must regenerate this IP in a future version of Quartus II to update the timing constraints to match the timing model.

LPDDR2、QDR II、または RLDRAM II を搭載したArria V デバイスの場合 インターフェイス：

Core: <corename> was generated using Quartus II v12.0 for Arria V. POF generation is not supported for this core in this release of Quartus II. You must regenerate this IP in a future version of Quartus II to obtain POF support..

DDR2、DDR3、または LPDDR2 インターフェイスを備えたCyclone V デバイスの場合:

Core: <corename > was generated using Quartus II v12.0 for Cyclone V. POF generation is not supported for this core in this release of Quartus II. You must regenerate this IP in a future version of Quartus II to obtain POF support. Timing analysis was not performed on core <corename > because the Quartus II v12.0 software contains preliminary timing models for Cyclone V devices. You must regenerate this IP in a future version of Quartus II to update the timing model and constraints.

DDR2、DDR3、QDR II、または RLDRAM を搭載したStratix V デバイスの場合 II インターフェイス:

Timing analysis was performed on core <corename> using Quartus II v12.0 with a preliminary timing model and constraints. You must regenerate this IP in a future version of Quartus II to update the timing constraints to match the timing model.

この問題の回避策は使用しないこと afi_half_clk です。

この問題は修正されません。