記事 ID: 000085844 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

第 2 章で既知のエラーがありますか?Cyclone II ハンドブックで II アーキテクチャー Cyclone?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 はい、図 2-12 にエラーが発生しています。CLK[11.8] ピンは、PLL3 および PLL3 にトップクロック制御ブロックを供給します。CLK[15.12] ピンは PLL4 と PLL4 にフィードし、
ボトムクロック・コントロール・ブロック。

この図は、左右のクロック制御ブロックがそれぞれ PLL3 と PLL4 に供給されていることを誤って示しています。以下の図は正しい接続を示しています。

図 2-12。EP2C20 & より大きな PLL、CLK[]、DPCLK[] & クロック制御ブロックの位置

Figure 2-12. EP2C20 & Larger PLL, CLK[], DPCLK[] & Clock Control Block Locations




Alteraは、このソリューションがお客様の意図した目的のために機能することを保証せず、ソリューションの使用または依存に関する一切の責任を負いません。

関連製品

本記事の適用対象: 1 製品

Cyclone® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。