記事 ID: 000085836 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

SERDES 使用時にStratixでサポートできる最小差動データレートは?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 SERDES を使用する場合、Stratixがサポートできる最小差動データレートは 300 Mbps です。差動データレートを低くするには、SERDES をバイパスする必要があります。

Stratixデータシートのバージョン 3.0 では、SERDES を 100Mbps として使用する際に、最小差動データレートが正しく指定されていません。これは、Stratix データシートの今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。