記事 ID: 000085834 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/11/19

クリティカル警告: *_p0_pin_map.tcl: ピン *:s0|*:sequencer_scc_mgr_inst|scc_state_curr の PLL クロックが見つかりません。STATE_SCC_IDLE

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

以下の割り当てで UniPHY を使用して DDR3 コントローラーをコンパイルすると、この重要な警告メッセージが表示されます。この場合、Quartus® II ソフトウェアはpll_config_clockを見つけることができません。

set_global_assignment -name EXTRACT_VERILOG_STATE_MACHINES OFF

Quartus® II ソフトウェアは *:s0|:sequencer_scc_mgr_inst|scc_state_curr を探します。STATE_SCC_IDLE を使用して pll_config_clockを検索します。

ステート・マシンの生成を禁止すると、ステートは消えます。したがって、Quartus® II ソフトウェアはクロックを見つけることができません。

解決方法

この問題は、インテル® Quartus® Prime Edition ソフトウェア・バージョン 13.1 で修正されました。

関連製品

本記事の適用対象: 11 製品

Arria® V GT FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® V ST SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。