このソリューションでは、MegaWizard® GUI で生成されたファイルを変更した後で、SerialLite® II バリアントの新しい機能シミュレーション・モデルを生成するプロセスを説明します。
新しいファイルを開いて「create_new_simgen.bat」と入力します。これは ms-dos 実行ファイルになります。同様に、Unix ベースのスクリプト (例: canvas) を作成できます。
===============================================================
Verilog の場合: をバリエーション名 (MegaWizard で使用されている名前) に置き換えて、ファイルに次のテキストを追加します。 テキストがすべて 1 行以内であることを確認します。
quartus_map _slite2_top --family="stratixiigx" --simgen
--simgen_parameter="CBX_HDL_LANGUAGE=verilog, CBX_FILE=_slite2_top.vo"
--source=_rxhpp_atlfifo_concat.v --source=_rxrdp_atlfifo_concat.v
--source=_slite2_top.v --source=_slite2_unenc.v
--source=_slite2_wrapper.v --source=_txhpp_atlfifo_concat.v
--source=_txrdp_atlfifo_concat.v
ファイルを保存して、テキスト・エディターを終了します。
===============================================================
===============================================================
VHDL の場合: をバリエーション名 (MegaWizard で使用されている名前) に置き換えて、ファイルに次のテキストを追加します。 テキストがすべて 1 行以内であることを確認します。
quartus_map _slite2_top --family="stratixiigx" --simgen
--simgen_parameter="CBX_HDL_LANGUAGE=vhdl, CBX_FILE=_slite2_top.vho"
--source=_rxhpp_atlfifo_concat.v --source=_rxrdp_atlfifo_concat.v
--source=_slite2_core.v --source=_slite2_top.v
--source=_slite2_unenc.v --source=_slite2_wrapper.v
--source=_txhpp_atlfifo_concat.v --source=_txrdp_atlfifo_concat.v
ファイルを保存して、テキスト・エディターを終了します。
===============================================================
ノート：
1. この例は、Stratix® II GX デバイスを対象としています。 別のファミリーを対象とする場合は、--familyフィールドを「stratixiigx」からデバイスファミリーに変更して、ファイルを変更してください。
2. 表示されているすべてのファイルがディレクトリーに存在するとは限りません (例えば、SerialLite-II MegaCore®機能がストリーミング・モードに設定されている場合、ファイル_txhpp_atlfifo_concat.v、_rxhpp_atlfifo_concat.v、_txrdp_atlfifo_concat.v、_rxrdp_atlfifo_concat.v、_slite2_core.vは存在しません。 上記のquartus_mapコマンドに含める必要はありません。quartus_map・コマンドに追加する前に、ファイルが存在していることを確認してください。
次に、ms-dos コマンドシェルで「create_new_simgen.bat」を実行するか、ファイルをダブルクリックします。 次に、「_slite2_wrapper.v」ファイルに加えた変更を反映した新しい機能シミュレーション・モデル(.voまたは.vho)ファイルが必要です。