記事 ID: 000085819 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/06/29

Cadence ncsim で Quartus® II ソフトウェア・バージョン 12.1 または 12.1sp1 10GBASE-KR PHY IP をシミュレートしようとしたときに、既知の問題がありますか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。Cadence NCSIM で Quartus® II ソフトウェア・バージョン 12.1 または 12.1sp1 10GBASE-KR PHY インテル® FPGA IPをシミュレートしようとすると、以下のエラーが表示される場合があります。

エラー：
...
ncelab: *W,STARMT: この @* は空のリストに展開され、起動しません。
ncelab: *W,STARMT: この @* は空のリストに展開され、起動しません。
ncelab: *E,CUVMOC: 出力ポートに接続された連結式における varibles とネットの不正な組み合わせ。
...

解決方法

この問題を回避するには、添付ファイル lt_tx_data.sv を次のディレクトリにコピーします。

xcvr_10gbase_kr_sim/altera_xcvr_10gbase_kr/ケイデンス/

この問題は、10GBASE-KR PHY インテル FPGA IPの将来のバージョンで修正される予定です。

関連製品

本記事の適用対象: 2 製品

Stratix® V GX FPGA
Stratix® V FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。