記事 ID: 000085802 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/11/18

UniPHY 外部メモリー・インターフェイス向け Qsys で 1 つの PLL/DLL/OCT マスターを複数のスレーブと共有できない

環境

    インテル® Quartus® II サブスクリプション・エディション
    PLL 数
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

alt_mem_if・インターフェイスは、PLL、DLL、および および共有コンジットを使用するOCT。ただし、コンジットは Qsys のポイントツーポイント接続のみであるため、 以前は、1 台のマスターを 1 台のマスターと共にスプタイプル・スレーブと共有するために使用されます。

解決方法

この制限に対する回避策はありません。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。