記事 ID: 000085785 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Cyclone III およびCyclone IV デバイスのパワーアップ時に、弱いプルアップ抵抗はいつ有効になりますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Cyclone®、Cyclone II、Cyclone III、およびCyclone IV デバイスでは、nの 0000 ピンが高くなるのに従ってデバイスが Power On Reset (POR) を終了した後で、弱いプルアップ抵抗が有効になります。ユーザー I/O ピンは、電源投入時および POR 時にトライステートされます。 つまり、VCC やその他の POR 監視電源の前に VCCIO が電源供給されている場合、弱いプルアップ抵抗を有効にせずに I/O ピンはトライステートされます。

関連製品

本記事の適用対象: 5 製品

Cyclone® II FPGA
インテル® Cyclone® FPGA
Cyclone® III FPGA
Cyclone® IV FPGA
Cyclone® IV GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。