記事 ID: 000085766 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/06/23

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 21.2 で知っておくべき問題は何ですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® FPGA Intellectual Property (IP)
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.2 を使用している場合は、以下の重要なソリューションを検討してください。

解決方法

Agilex™® 7 F タイルおよび R タイルデバイスでプロトコル経由コンフィグレーション (CvP) 初期化 / CvP アップデートが機能しないのはなぜですか?

Stratix® 10 10GBASE-KR PHY IP コアを使用する際、ハードウェアに機能上のエラーが表示されるのはなぜですか。

VCO が約 1066MHz (インターフェイス周波数約 266/533/1066MHz) で動作しているのに、Altera® Phylite IP がハードウェアで失敗するのはなぜですか?

Agilex™™ 7 FPGAトライステート GPIO ピンがハードウェアでエラーを起こすのはなぜですか?

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。