詳細
エクスポート・コマンド ([ファイル] メニュー) を使用して、VWF を HDL テストベンチ・ファイルに変換できます。[Save as Type ( 名前を付けて保存)]リストでVerilog HDLまたはVHDLを選択します。
新しいファイルには、それぞれ Verilog HDL または VHDL の .vt または .vht の拡張子が付きます。このテストベンチ・ファイルを使用して、サードパーティーのシミュレーション・ツールで機能またはゲートレベルのタイミング・シミュレーションを実行します。
サードパーティー製シミュレーション・ツールでのデザインのシミュレーションについては 、Quartus® II ハンドブックVol.2 のシミュレーション・セクションまたはシミュレーション・ツールのドキュメントを参照してください。