バージョン 4.1 以前の IBIS 仕様では、signal_name列の長さを 20 文字以下に制限しています。 FPGAのFPGAが 20 文字を超えるトップレベルのポート名を持つ場合、Quartus® II ソフトウェアはポート名を 20 文字の制限に一致させる必要があります。
インテル® Quartus® II ソフトウェアは、Arria® V、Stratix® V、Cyclone® V デバイスの場合、IBIS 仕様の最新バージョン 4.2 および 5.0 (signal_name 列の文字数制限が 40 文字以内) まで IBIS モデルの生成をサポートします。
Stratix V デバイスの場合、[アサインメント] メニューから [設定]ダイアログボックスで [EDA ツール設定: ボードレベル] カテゴリーを選択することで IBIS バージョンを選択できます。
Arria V および Cyclone V デバイスの場合、インテル® Quartus® Settings (.qsf) ファイルに割り当てを手動で追加する必要があります。
課題は次のとおりです。
set_global_assignment -name EDA_IBIS_SPECIFICATION_VERSION -section_id eda_board_design_signal_integrity
バージョンはバージョン 4.2 の場合は 4P2、バージョン 5.0 では 5P0 に設定されている場合があります。