記事 ID: 000085698 コンテンツタイプ: エラーメッセージ 最終改訂日: 2012/12/01

PLL 共有と EMIF オンチップ・デバッグ・ツールキットを使用して RLDRAM 3 IP コアを生成する際にエラーが発生する

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    この問題は RLDRAM 3 製品に影響を与えています。

    試みると、次のエラーメッセージが表示される場合があります。 イネーブル EMIF オンチップで RLDRAM 3 IP コアを生成 デバッグ・ツールキット ・オプション有効および PLL 共有モード 設定 スレーブへ:

    エラー: テスト: add_connection: afi_clk.out_clk_1/seq_bridge.clk には接続タイプがありません ...

    解決方法

    この問題の回避策は、PLL で IP を生成 することです。 [共有モード] を [共有なし]に設定し、 外部 PLL への接続を手動で行います。

    この問題は今後修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。