記事 ID: 000085691 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/12/18

Cyclone® V デバイス・ハンドブック: 既知の問題

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

問題338064:第 1 巻、第 8 章 Cyclone® V デバイスの SEU 緩和、バージョン 2015.06.12

8-9 ページの[タイミング]セクションの状態は次のとおりです。

最小 32 クロックサイクルで CRC 計算中、CRC_ERRORピンは常に低い動作になります。エラーが発生した場合、EMR が更新されるとピンが高く駆動されます。または 32 クロックサイクルが終了した時点で、最後の 1 つになります。したがって、CRC_ERRORピンの立ち上がりエッジで EMR のコンテンツの検索を開始できます。ピンは、電流フレームを読み込んだ後、32 クロックサイクル以上繰り返してロードライブするまで高い状態を維持します。

しかし、これは間違っています。次のように述べるべきです。

CRC_ERRORピンは CRC 計算中は常に低い動作となります。エラーが発生すると、EDCRC ハードブロックは EMR を更新するために 32 クロックサイクルを要し、EMR が更新されるとピンが高くなります。したがって、CRC_ERRORピンの立ち上がりエッジで EMR のコンテンツの検索を開始できます。ピンは、電流フレームを読み込み、32 クロックサイクルで再度ロードライブするまで高い状態を維持します。

図 8-6 は CRC 計算 (最小 32 クロックサイクル) を示しますが、CRC 計算 (32 クロックサイクル) を示します。

 

問題132933: Vol.1 第 8 章、Cyclone V デバイスの SEU 緩和、バージョン 2014.06.30

表 8-3 では、バリアント列にCyclone E が正しく表示されていません。V E Cyclone表示されます。

 

問題136679: Cyclone V デバイスの I/O 機能(バージョン 2013.06.21)

 

ページ 33 では、専用クロックピンで弱いプルアップ抵抗がサポートされていないと記載されています。 これは不正であり、弱いプルアップ抵抗が専用クロックピンでサポートされています。

 

問題138112: Cyclone V デバイス・データシート、バージョン 1.3 2012.12.28

 

表 5-24 に、Cyclone V デバイスのプログラマブル IOE 機能と設定を示します。 プリエンファシス特徴行は、値を許可するために割り当てが適用されていることを示します。 0 (有効) および 1 (無効)このセルは 0 (無効) および 1 (有効) に更新する必要があります。

問題 156380: Cyclone V デバイスのクロック・ネットワークと PLL、バージョン 2013.05.06

自動クロック・スイッチオーバーを使用する際の要件には 2 つの項目がありますが、最初の項目は不正です。次の情報が表示されます。

「両方のクロック入力が動作している必要があります。」

自動クロック・スイッチオーバーの目的は、動作が停止した場合にクロックを切り替えることが目的です。実際の要件は、FPGAの設定時に両方のクロックを実行する必要がある場合です。この項目には次のものが含まれます。

「FPGAが設定されている場合、両方のクロック入力を実行する必要があります。」

問題140192: Cyclone V デバイスの I/O 機能: バージョン 2013.6.21

表 5-10 は、MuliVolt I/O サポートにおいて VCCIO=2.5V の場合、3.3V の入力信号がサポートされていない状態を示しています。この表が正しくない場合、2.5V VCCIO は 3.3V の入力信号をサポートできます。

問題138311: Cyclone V デバイス・データシート: バージョン 3.4

表 51 は 、tCO の値が最大 4us であることを示していますが、これは不正であり 、tCOの最大値は 4ns でなければなりません。

問題110591:Cyclone V デバイスの概要: バージョン 2012.12.28

14 ページ、図 7 は M385 ピンパッケージが利用可能であることを示しています。これは入力ミスであり、M386 ピンパッケージに更新されます。

問題 98650:第 1 巻、第 4 章、Cyclone V デバイスのクロック・ネットワークと PLL、バージョン 2012.12.28

ハンドブックには現在、外部フィードバック・モードは、角の端数 PLL 以外のすべてのCyclone V PLL でサポートされている、と記載されています。これは間違っています。ハンドブックには、外部フィードバック・モードは、ストリップ端数 PLL を除くすべてのCyclone V PLL でサポートされていることを記載する必要があります。

問題 92790:第 1 巻、第 5 章、Cyclone V デバイスの I/O 機能、バージョン 2012.12.28
 
表 5-15: Cyclone V E A7 F672 パッケージ向けモジュラー I/O バンクには、以下の I/O カウントが必要です。
バンク 6A = 利用可能な 48 個の I/O ピン
バンク 5B = 32 個の I/O ピンが利用可能

問題 92829:第 1 巻、第 5 章、Cyclone V デバイスの I/O 機能、バージョン 2012.12.28

表 5-23 は、3.3V LVTTL I/O 規格で電流強度 16、8、4mA が利用可能であることを示す必要があります。 HPS では 8、4mA のみがサポートされています。

解決方法

解決された問題:

問題 67593: 第 1 巻、第 5 章、Cyclone V デバイスの I/O 機能、バージョン 2.0

VREF ピンは、バージョン 2012.12.28 で削除されたユーザー I/O ピンとして使用可能であることを示す記述であり、VREF ピンにはユーザー I/O ピン機能がありません。

問題 41653: Cyclone V デバイスの構成、デザイン・セキュリティー、リモート・システム・アップグレード (バージョン 1.1)

AS (x1、x4) モード向けCyclone V デバイスのコンフィグレーション・スキームが更新され、AS 構成が 3.0 および 3.3V のみをサポートすることを示します。

問題 41653: Cyclone V デバイス向けデバイス・インターフェイスとインテグレーションの基本(バージョン 1.1)

この章は、デバイス・ハンドブック第 1 巻に統合されています。 アクティブ・シリアル・コンフィグレーションが更新され、3.0 および 3.3V VCCPGM のみサポートが表示され、1.8V はサポートされていません。

問題 30381: 第 2 巻、第 5 章、Cyclone V デバイスの I/O 機能、バージョン 1.1

表 5-3 を更新し、3.3 V LVCMOS I/O 規格が 2mA の電流強度のみをサポートすることを示しています。

関連製品

本記事の適用対象: 7 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V FPGA & SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。