Stratix® II、Stratix II GX、Arria™ GX、HardCopy® II デバイスの真の差動 I/O 標準電圧要件は、真の差動バッファーの位置によって異なります。
LVDS バッファーのほとんどはサイド I/O バンクに配置されています。 これは、専用 SERDES 回路が配置され、サイドバンク LVDS I/O ピンからアクセスできる場所です。 これは、ほとんどの LVDS 操作で一般的な場所です。 これらのバンクは、LVDS 入力 / 出力動作の両方に 2.5V VCCIO を必要とします。
デバイスの上部および下部にあるバンク 3、4、7、および 8 は、専用クロック入力バッファー上の LVDS/LVPECL の入力のみをサポートします。 これらのバッファーは LVDS/LVPECL 動作に VCCINT を使用し、バンク VCCIO 電圧に依存しません。 これらのバンクは LVDS/LVPECL 出力操作をサポートしていません。
バンク 9、10、11、および 12 では、LVDS/LVPECL 入力 / 出力オペレーションの両方に 3.3V VCCIO が必要です。 LVDS/LVPECL 出力動作は、PLL[5,6,11,12]_OUT[0,1] ピンでサポートされています。 LVDS/LVPECL の入力 / 出力操作は、PLL[5,6,11,12]_FB/OUT2 ピンでサポートされています。 これらは、LVDS / LVPECL 入力または LVDS / LVPECL 出力に設定できる唯一のピンです。
Stratix II、Stratix II GX、および HardCopy II デバイスは双方向 LVDS/ LVPECL ピンをサポートしません。