記事 ID: 000085683 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2016/12/05

12 ビットまたは 14 ビット ADC デバイスでALTLVDS_RXメガファンクションを使用するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ALTLVDS_RXメガファンクションは、専用 SERDES に対して最大 10 の分離ファクターをサポートします。 デシリアライゼーション・ファクターを x6 に設定し、並列インターフェイス上で 2 つの連続する 6 ビットワードを使用して 12 ビットワードを再構成することにより、12 ビットデバイスとの接続が可能です。

14 ビット ADC デバイスの場合、ALTLVDS_RXメガファンクションを x7 モードに設定し、並列インターフェイス上で連続する 2 つの 7 ビットワードを使用して 14 ビットワードを再構成します。

関連製品

本記事の適用対象: 22 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。