記事 ID: 000085680 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/02/05

MLAB は、Quartus® II ソフトウェアによるエミュレーションによる混合データ幅に対応できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、混合幅の実装は MLAB ではサポートされていません。

の 4~6 ページ Stratix® III デバイス・ハンドブック MLAB が Quartus® II ソフトウェアによるエミュレーションによって混合データ幅をサポートできると誤って述べています。また、4-10 ページでは、Quartus® II ソフトウェアが複数の MLAB を使用して MLAB に混合幅メモリーを実装できると誤って記載しています。

MLAB で混合幅 FIFO を生成すると、次のエラーメッセージが生成されます。

Error: Cannot use Write port width with Read port width in DCFIFO megafunction. The width ratio should be a power of 2.

Error: Assertion error: Valid clear box generator not found or Errors encountered during clear box generation

Error: Can't elaborate user hierarchy

This problem is scheduled to be fixed in a future version of the documentation.

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。