記事 ID: 000085675 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/11/28

POS-PHY レベル 4 MegaCore ファンクションの Quartus® II コンパイルにおける不正な LVDS 周波数

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    ほとんどのデータレートでは、LVDS 周波数は次の値に設定されます。 Time columbus Timing でのコンパイル後の Quartus® II ソフトウェアのレポート [クロック ] セクションのアナライザーが正しくありません。しかし、 一部のデータレート (800 Mbps、1000 Mbps、1250 Mbps) の場合、計算された周波数 が正しいことを確認してください。

    解決方法

    この問題を回避するには、800 Mbps、1,000 Mbps のみを使用してください。 または 1,250 Mbps のデータレート。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。