記事 ID: 000085660 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

トランシーバーの REFCLK ピンを、Stratix II GX およびStratix IV GX/GT デバイスの汎用 PLL に割り当てることはできますか?

環境

  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    トランシーバーの REFCLK ピンを入力クロックとして、Stratixの汎用 PLL に割り当てることができます。® II GX およびStratix IV GX/GT デバイスは、その REFCLK ピンに関連付けられたブロック内に少なくとも 1 つのトランシーバー・チャネルをインスタンス化している場合に限ります。この REFCLK ピンを使用し、通常の動作時にスリセット・トランシーバー・チャネルをリセット状態に保つために、スタルジド・トランシーバー・チャネルをインスタンス化することができます。  

    この情報は、専用高速トランシーバー / REFCLK ピンを備えた他の GX/GT/GZ デバイスファミリーにも適用されます。

    関連製品

    本記事の適用対象: 13 製品

    Stratix® II GX FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA
    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® GX FPGA
    Arria® V SX SoC FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。