記事 ID: 000085651 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

SignalTap II ファイルでpll_locked信号が常に低いのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ネットリストから不正な信号を選択した場合、SignalTap® II ツールでは、pll_locked 信号が常に低くなることがあります。  SignalTap II ファイルに GXB トランシーバー・ロック信号を追加する場合、pll_locked[0] とpll_lockedの 2 つ以上の選択肢があります。pll_locked[0] ノードを選択する必要があります。 ハードウェア・テストでは、pll_lockedは常に低くなります。

 

pll_lockedはバス名で、Signaltap II では使用できません。インテル® Quartus® II 分析および合成レポートで接続を確認できます。 解析 / 合成レポートファイルには、システム内デバッグ というセクションがあります。 このセクションでは、Quartus® II ソフトウェアによる実際の接続について説明します。 pll_lockedが見つからないノードであり、GND に接続されていることがわかります。 pll_locked[0] は正しく接続された信号です。

関連製品

本記事の適用対象: 4 製品

Stratix® IV GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Cyclone® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。