記事 ID: 000085650 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/10/16

Stratix V、Arria V、Cyclone V の各デバイス・バージョンに記載されている I/O ピンの数が、Quartus® II ソフトウェアのユーザー I/O 値と異なるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® V、Arria® V、Cyclone® V ハンドブックには、特定のデバイスタイプで利用可能な汎用 I/O (GPIO) の合計数が記載されています。この番号には、利用可能なトランシーバー I/O の数は含まれません。

Quartus® II デザイン・ソフトウェアには、各デバイスタイプのユーザー I/O 総数にトランシーバー I/O と GPIO が含まれています。

これらのデバイスファミリーは、汎用 I/O 数が同じ場合、複数のコンフィグレーションで提供されますが、トランシーバー I/O の数は、そのデバイスタイプのトランシーバーの数によって異なります。そのため、Quartus® II ソフトウェアを使用して、トランシーバー I/O を含むデバイスで利用可能な I/O の総数を解読することをお勧めします。

関連製品

本記事の適用対象: 11 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。