記事 ID: 000085641 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/03/18

Cadence NCSim でこのメガファンクションをシミュレーションする際、Altera_PLL 出力クロックが低く止まっているのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

NCSim を使用して Altera_PLL メガファンクションをシミュレートしている場合、出力クロックの一部が Low で止まっている可能性があります。

解決方法

この問題の回避策は 2 つあります。

1. Altera_PLL をインスタンス化するには、メガファンクションの「物理出力パラメーターを有効にする」をオンにし、必要なクロックを取得するためにパラメーターを適宜設定します。

2. Cyclone® V デバイスで以下のように、マクロSIM_USE_ICD_PLL_RECONFIG_MODELを有効にして、物理シミュレーション・モデルを使用します。Arria® V または Stratix® V デバイスを対象とする場合は、以下のコマンドを編集する必要があります。

ncvlog -DEFINE SIM_USE_ICD_PLL_RECONFIG_MODEL=TRUE "/eda/sim_lib/cadence/cyclonev_atoms_ncrypt.v" -work cyclonev_ver

この問題は、Quartus® II ソフトウェア・バージョン 13.1 以降で修正されています。

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。