記事 ID: 000085638 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/11/17

無効状態の PCI Express エンドポイント向け IP コンパイラーが、電気的アイドル状態を送信する前に最終的な TS1 の送信を完了しない

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

エンドポイントが無効ビットセットの TS1 を受信した場合、 エンドポイントが無効の状態に入り、一連の TS1 を送信します。 その後にエレクトリカル・アイドルが続きます。ただし、PCI 向け IP コンパイラーの場合 Express エンドポイントは電気的アイドル状態を送信し、最終的な TS1 を短縮します。 PCI Express* リンク・パートナーが TS オーダリング・セットレングス・エラーを発行する場合があります。 取り返しのつけられたシーケンスに応じて。

この問題は、PCI Express エンドポイントのすべての IP コンパイラーに影響を与えます。 SOPC Builder で生成されたハード IP 実装による差異。

解決方法

この問題を回避する方法はありません。

この問題は、今後の IP コンパイラーで修正される予定です。 PCI Express* の場合。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。